皮皮学，免费搜题
登录
搜题
【单选题】
如下Verilog HDL程序所描述的是一个触发器，对它的描述正确的是（ ）module FF(Q,DATA,CLK)input DATA,CLK;output Q;reg Q;always @ (posedge CLK)beginQ <= DATA; endendmoduleA.
该触发器对 CLK 信号的高电平敏感。
B.
该触发器对 CLK 信号的低电平敏感。
C.
该触发器对 CLK 信号的上升沿敏感。
D.
该触发器对 CLK 信号的下降沿敏感。
手机使用
分享
复制链接
新浪微博
分享QQ
微信扫一扫
反馈参考答案：
举一反三
【简答题】第一章 民法概述 一、单项选择题 1、古代社会民法的代表是( )。 A、罗马法 B、日耳曼法 C、法国民法 D、德国民法 2、近代民法的代表是( )。 A、罗马法 B、法国民法典 C、 德国民法典 D、苏俄民法典 3、现代民法的代表是( )。 A、罗马法 B、法国民法典 ...
【简答题】组成句子,再读一读。 游戏 做 同学们 下课了 在校园里 _________________________________________
【单选题】电源调试通电前应检查印制电路板上接插件是否正确到位、焊点是否有虚焊和短路,使( ),有利于提高工作效率。
A.
铜膜加宽
B.
焊点虚焊和开路
C.
焊点虚焊和短路
D.
存在的问题被提前发现
参考解析：
知识点：
题目纠错 0
发布
