3 某机字长 16 位,CPU 地址总线 18 位,数据总线 16 位,存储器按字编址,CPU 的控制信号线: MREQ# (存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问: (4)已知该机已有 8K×16 位的 ROM 存储器,地址处于主存的最高端;现在再用若干个 16K×8 位SRAM 芯片形成 128K×16 位的 RAM 存储区域,起始地址为00000H,假设 SRAM 芯片有 CS#(片选,低电平有效)和 WE#(写使能,低电平有效)信号控制端;试写出 RAM、ROM 的地址范围,并画出SRAM、ROM 与CPU 的连接图,请标明SRAM 芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。