1位全加器设计任务.doc EDASOPC实验开发平台FPGA管脚对应关系.doc FPGA设计流程_以全加器为例.doc 七人表决器设计流程.docx 实验1-part1-原理图.ppt 实验1-part2-verilogHDL代码.ppt 实验1-part3-原理图和代码混合输入.ppt 实验1-part4-extended-七人表决电路的设计-使用全加器画图实现.ppt 截图工具.rar 实验硬件环境 硬件实验平台是__(1)__(EDA_SOPC/ARM_CORTEX),平台上有主实验芯片是__(2)__(ALTERA/XILINX)公司的可编程器件__(3)__(FPGA/CPLD),芯片型号是__(4)__。