在下面横线上填上合适的语句,完成计数器的设计。 说明:设计一个带有异步复位和时钟使能的一位八进制加法计数器(带进位输出端)。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT8 IS PORT (CLK,RST,EN : IN STD_LOGIC; CQ : OUT STD_LOGIC_VECTOR( 1 DOWNTO 0); COUT : OUT STD_LOGIC ); END CNT8; ARCHITECTURE BEHAV OF CNT8 IS BEGIN PROCESS(CLK, RST, EN) 2 CQI : STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN IF RST = '1' THEN CQI := “000”; 3 CLK'EVENT AND CLK='1' THEN IF EN = '1' THEN IF CQI < "111" THEN CQI := 4 ; ELSE CQI := 5 ; END IF; END IF; END IF; IF CQI = "111" THEN COUT <= '1'; ELSE COUT <= '0'; END IF; CQ <= CQI; END PROCESS; END BEHAV;