【简答题】下面程序是 1 位十进制计数器的 VHDL 描述,试补充完整。 LIBRARY IEEE; USE IEEE._______1______.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT ( CLK : IN STD_LOGIC ; Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)) ; END CNT1...
【简答题】说明:设电路的控制端均为高电平有效,时钟端 CLK, 电路的预置数据输入端为 4 位 D ,计数输出端也为 4 位 Q ,带同步始能 EN 、异步复位 CLR 和预置控制 LD 的六进制减法计数器。 LIBRARY IEEE; USE IEEE.STD_LOGIC_11.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED...