阅读微程序控制器controller模块的verilog HDL代码, (17/16/15/14/13/12/11/10/9/8/7/6/5/4/3/2/1/0/微指令uIR的地址字段/指令IR/数据寄存器DR/地址寄存器AR/累加器AC) 当微指令字段uIR[___(1)___]值为1时,下一条微指令地址由____(2)____决定; 当微指令字段uIR[___(3)___]值为0时,下一条微指令地址由____(4)____决定。 JZ指令的功能,是在zero标志位为____(5)____时程序转移到____(6)____指示的地址执行。