电路下载完毕后,使用JULAB软件打开虚拟面板构图。 先访问主存52H单元, 将地址开关置为_____(1)_____B,点击KEY1按键,将地址保存在AR寄存器中, 根据地址格式,该地址的主存区号为____(2)______B,区内块号为_____(3)_____B,块内地址为_____(4)_____B。 所以52H地址访问的是cache的第_____(5)_____行,第_____(6)_____个字(编号从0开始,即首地址为第0行第0个字)。 此时,以AR寄存器中的区内块号为地址,访问TAG存储器,访问VALID存储器,读出单元内容,将读出的TAG存储器单元的内容与AR寄存器中的_____(7)_____(主存区号/区内块号/块内地址)相比较,如果不一致或者VALID为0,说明_____(8)_____(命中/不命中),即要访问的主存单元内容_____(9)_____(在/不在)cache中,需要将主存52H地址所在的块装入cache。 程序清单中实现比较的语句是 assign HIT = VALID ? ( _____(10)_____ == TAG ) :0; 当访问的地址不命中时,需要将访问地址所指向的主存块的____(11)______(一个单元/所有单元)装入cache。 实验电路主存模块的地址的区号和区内地址部分由_____(12)_____(AR寄存器/OFFSET)提供,块内地址由____(13)______(AR寄存器/OFFSET)提供。 写cache时,由OFFSET逐次给出块内4个单元地址,由KEY0给出WR_CACHE有效信号,WR_CACHE同时作为主存的读时钟,和地址译码电路的使能信号,WR_CACHE有效时,地址译码电路根据OFFSET的值产生cache每个字的写信号WR0,WR1,WR2,WR3。 根据实验电路图和程序清单可知,当_____(14)_____(WR0/WR1/WR2/WR3)有效时,TAG存储器和VALID存储器也执行写入操作,以AR寄存器的区内块号为地址,VALID存储器相应单元写入_____(15)_____(0/1),表示该块cache已经被写过,TAG存储器相应单元写入_____(16)_____(主存区号/区内块号/块内地址),表示该块cache保存的是主存哪一部分的副本。 cache块写入完成后,观察到HIT灯______(17)____(亮/灭),即cache____(18)______(命中/不命中),用AR寄存器内的_____(19)_____(主存区号/区内块号/块内地址)通过多路器MUX从cache块的四个字中选择其中一个字输出到CACHE_WORD。实验主存是有初值的,所以同学们在CACHE_WORD中读到的值是____(20)______H。